本文共 1500 字，大约阅读时间需要 5 分钟。
第 35 卷 第 3 期 2012 年 6 月 电 子 器 件 Chinese Journal of Electron Devices Vol． 35 No． 3 Jun． 2012 收稿日期:2012－02－21 修改日期:2012－03－08 An Architecture of High Resolution Cascade Sigma-Delta Modulator Design ZHANG Min，LIN Wei* ( Fujian Key Laboratory of Microelectronics ＆ Integrated Circuits，Fuzhou University，Fuzhou 350002，China) Abstract: Oversampling techniques supply certain advantages for the implementation of high-resolution A/D con-verters in VLSI technologies． This paper presents the design of a 2－2－2 cascaded continuous-time Sigma-Delta modulator． The cascaded modulator comprises three stages with second-order continuous-time resonator loopfil-ters，1-bit quantizer，and feedback digital-to-analog converters． Extensive simulations based on these models in MATLAB enviroment are then introduced． At a sampling rate of 50 MHz，under 5V supply and an oversampling ratio of 32 with CMOS 0． 18 μm technology achieves a signal to quantization-noise ratio of 87 dB．Key words: converter; MASH; MATLAB; oversampling EEACC:1250 doi:10． 3969/j． issn． 1005－9490． 2012． 03． 019 基于 MATLAB 的一种高精度级联 Sigma-Delta 调制器的结构设计 张 敏，林 伟* ( 福州大学福建省微电子集成电路重点实验室，福州 35002) 摘 要:过采样技术给在 VLSI 领域的高精度数模转化器的实现提供帮助。该文提供了一个在时间上连续的2－2－2 级联 Sigma- Delta 调制器结构设计。该级联调制器由 3 级二阶振荡环路滤波器，1-bit 量化器和反馈部分的数模转化器组成。在 MATLAB 环境下，通过大量仿真验证最后得出: 在采样率为 50 MHz、5 V 工作电压、过采样比为 32 的条件下，利用 CMOS 0． 18 μm 工艺，该调制器其 SQNR 为 87 dB。 关键词:模数转换器; MASH; MATLAB; 过采样 中图分类号:TP312 文献标识码:A 文章编号:1005－9490(2012)03－0327－04 现代数字集成电路的速度和集成度逐年提高，这要求系统中的信号处理能力不断增强。Sigma-D
转载地址：http://bqhiv.baihongyu.com/